ゲートドライバの絶縁が心配なら「BIER」試験を適用
2019/03/04
最近のワイドバンドギャップ（WBG）半導体は、最新のMOSFETやトレンチ構造IGBTが高レベルのdV/dtとdi/dtを実現するなか、低損失で高電圧における非常に高速なスイッチングという理想に取り組んでいます。しかしながら、「ローサイド」回路の高速スイッチングは、ゲートドライブ回路に動作障害や破損の原因となる過渡電圧を結合し、「ハイサイド」ゲートドライバは、それらの信号や電源の絶縁に対する追加のストレスを受けることになります。この記事は、その影響について検討し、ストレスとダメージ、特に部分放電を評価するための実験結果とともに、それらをどのように緩和するかを説明します。
最近のワイドバンドギャップ（WBG）を使った半導体スイッチ、そしてMOSFETやIGBTは、非常に高速なスイッチング能力を持っています。これは損失を削減し、高効率で高電力密度、より小さな受動部品、低コストで高周波数動作を可能にします。しかしながら、高レベルのdV/dtとdi/dtによるゲートドライブ絶縁システムへのストレスや、EMIの増加といったマイナス面を持ちます。図1は、一般的なIGBT用のゲートドライブ回路で、デバイスをオンにするための5V～20Vの正電圧、オフにするための0Vが与えられます。静的にはこの回路は、エンハンスメントモードSi MOSFET、SiCやGaN技術のWBGデバイスに対しても完全にうまく動作し、どんな場合でも連続的にゲートに0Vが与えられていれば、デバイスのオフが確実です。
図1：単純化したゲートドライブ回路
しかしながら、図2に示すように、デバイスが高速にスイッチングする場合は、寄生の容量やインダクタンス成分が影響して問題が生じます。
図2：寄生成分をともなうゲートドライブ
例として、ドレイン－ソース電流のdi/dtを、最新鋭のGaNデバイスで実現可能な10A/nsとし、ソースインダクタンスが15nHであるとすると、V＝-L di/dtからインダクタの両端に現れる電圧は150Vになります。スイッチがオフでは、その電圧がソースを負に引っ張り、これによってゲートドライブは逆になりスイッチがオンし、極性が正になり再びゲートドライブを逆にします。その結果、効率が下がり、シュートスルーの原因になる偽オンによってダメージが発生する可能性があります。15nHは大きいと思うかもしれませんが、約25mmのPCBラインに相当します。実際のところ、このような高レベルのdi/dtでは、ゲートとソースをケルビン接続したチップスケールパッケージが、ゲートドライブのために唯一実用的です。インダクタンスを回避できない場合は、オフ状態のために負電圧でゲートをドライブする方法が有効です。
実際のインバータやモータ制御のプッシュプルやフルブリッジのような回路では、図3に示すように、2つのローサイドデバイスは多くの場合、ソースとゲートドライブ電流に対して共通のリターンを共有します。
図3：共通グラウンドを共有するローサイドデバイス
この場合、デバイスが2つあるので、それぞれが固有のリターンを持つケルビン接続はできません。この2つのドライバのグラウンドと2つのエミッタ（ソース）は一緒に接続しなければならず、パワーグラウンド1は、左側スイッチが閉じた場合、右側スイッチから見たソース接続インダクタンスは左側より大きく、スイッチングは非対称になり、インダクタンス両端に発生する誘導電圧によるEMIや損傷の可能性が生じます。唯一の対称ポイントは、両方のソースが等しいので「パワーグラウンド2」になりますが、ゲートドライブループの大きな接続インダクタンスがあり、特にデバイスが物理的に閉じない高電力システムのデバイスでは、質の悪い妥協案となります。
解決策の1つとして、図4のように絶縁された信号と電源を2つのゲートドライバに提供する方法があります。ドライバ信号と電源のリターンは、デバイスそれぞれのエミッタ（ソース）に直接接続されており、ドライバループの外部インダクタンスのほとんどを排除しています。
図4：信号および電源の絶縁とケルビン接続を備えたゲートドライバ
ハイサイドスイッチングの課題
図4の配置は、エミッタ（ソース）のインダクタンスに起因するゲート電圧の過渡によるdi/dtの問題を解決します。「Hブリッジ」では通常2つの「ハイサイド」スイッチも使用し、2つのゲートドライブのリターンは実際は逆位相になっており、お互いに絶縁されている必要があります。ハイサイドの配置は、ゲートドライブ絶縁部品の端に高いスイッチ電圧が現れ、他の問題の原因となります。高いdV/dtは、絶縁容量を通じてI＝C dV/dtにしたがった数アンペアの変位電流を流します。容易に可能な遷移レート100V/nsでは、10pFの絶縁容量は動作を乱す可能性のある1Aの電流を一次側ゲートドライブ回路に流します。
ゲートドライブ信号絶縁部品は、一般的にオプトカプラかトランスで、場合によってはコンデンサカップリングされています。絶縁ゲートドライバICの性能は、高dV/dt回路の問題に関係するコモンモード過渡耐量（CMTI：Common Mode Transient Immunity）を含む、表1に示された主要パラメータによって与えられます。しかしながら、この値は最もありがちな信号パルスを用いた実験測定によるものです。高dV/dt波形の持続した高電圧での信頼性があるとは言えません。
表1：絶縁ゲートドライバの主要パラメータ
他のパラメータであるVIORM、VIOWM、VIOTM、VPRは重要ですが、大抵の場合50/60HzかDCピーク値で規定された標準的試験は、今回のスイッチング回路には直接関係しません。別個のゲートドライバトランスは多くの場合、一般にあるDCレベルか50/60HzのACで、1秒または1分のシンプルな高電圧試験による仕様が同様のリミットとして用いられています。高周波数での高いスイッチ電圧を巻線間に強いた定格、またはCMTIでの信頼性の定格を見ることは稀にしかありません。トランスに関しては、高絶縁を得る方法はアプリケーションによって多様で、エナメル線は1回の高電圧試験に耐える可能性はありますが、樹脂塗料のピンホールが必ずあるので確実ではありません。安全認証機関は、どんな電圧におけるバリアとしてもこれを認めることは確実にありません。「三重絶縁」タイプのようなより良い絶縁を用いれば、安全認証機関の認証を得ることが可能ですが、トランスが大きくなり、他と比べて結合容量と変位電流が大きくなります。また、絶縁層間の部分放電（PD：Partial Discharge)により、スイッチされた高電圧に対する貧弱な特性が改善されます。理想的なのは、巻線は安全認証を満足する保証された空間距離によって物理的に分離されており、部分放電をする固定材に頼ることなく低い巻線間容量を提供する構造です（図5）。
図5：巻線間に物理的分離が存在するゲートドライバトランス
まったく同じ考慮すべき内容が、多くの場合CMTI定格がなおざりにされ、様々な方法で高電圧絶縁が規定される絶縁ゲートドライブ電源の内部にあるトランスにも当てはまります。
部分放電効果
高電圧ストレスに対する個体絶縁材料のゆっくりとした劣化を生じさせる部分放電（PD）の話をしました。これは、材料に存在するマイクロボイドの逐次のブレークダウンによるもので、有機タイプであればプラズマの発生により炭化が生じます。このボイドは恒久的な短絡となり、残りの絶縁を介してより高い電界強度を発生させる有効な全体的な絶縁厚を減少させ、最終的には暴走して完全な故障に至ります。部分放電効果は、ボイド内のガス、圧力、ボイドサイズに依存し、Paschen曲線[1]によって特性づけされる最初の電圧から突然始まります。スイッチ電圧にともない、開始ポイントは周波数にも依存します。
大半の材料のブレークダウン電圧は、額面通りではないはずです。ガラスを例にすると、優れた絶縁物でありブレークダウン電圧は約60kV/mmです。しかし、これは60Hz時の値です。1MHzでは、10分の1以下の5kV/mmになってしまいます。絶縁距離が10µm未満のゲートドライバICの場合、高周波数の影響を注意深く検討する必要があります。
したがって、スイッチ電圧レベル、dV/dt、周波数は、絶縁の信頼性を評価する際の重要なパラメータです。寄生の容量やインダクタンスによるオーバーシュートや共振によって発生する過渡電圧も評価し、システム電圧に加算する必要があります。
絶縁バリアの評価と研究
ゲートドライバ電源メーカーであるRECOM[2]は、高いスイッチされたコモンモード電圧に対するDC/DCコンバータ内のトランスに対する潜在的な問題を認識しており、絶縁材料のエクスパートであるグラーツ工科大学（Technische Universität Graz）およびFH Joanneum単科大学の教授（Priv.-Doz. Dipl.-Ing. Dr.techn.）、Christof Sumereder氏と共に研究に着手しています。この作業は内部コード「BIER（Barrier Insulation Evaluation and Research：絶縁バリア評価研究）」と呼ばれ、図6に示す絶縁されたハイサイドおよびローサイドスイッチングの特別に構成された30のハーフブリッジパワー段の評価から成ります。表2のように3つの異なる構成が組み立てられ、エッジレート65kV/µs、スイッチング周波数50kHz、DC電圧1000V、 70℃の周囲温度で1464時間動作させます。 T1は試験の部分ではない
図6：PD評価回路
表2：「BIER」試験構成
部分放電の測定は、使用した構成に示された試験の実行前と実行後に行われ、性能の重大な劣化はありませんでした（図7）。部分放電開始電圧は与えたピークスイッチング電圧の2倍を超え、良好なマージンを示し信頼性の高い長期動作が予測されます。全内容ともなった報告書は、RECOMのウェブサイト[3]から入手可能です。
図7：部分放電（PD）の評価結果
まとめ
ゲートドライバ信号とプッシュプルおよびブリッジ回路電源の絶縁は、「ローサイド」および「ハイサイド」回路のゲートに結合する電圧過渡の問題を解決します。しかしながら、ハイサイドの絶縁部品は、高周波数および高エッジレートにおいて高いコモンモード電圧ストレスを受けます。実践的な部分放電試験は、ゲートドライバのDC/DC電源の絶縁部品は、良好な長期信頼性を持つように設計可能です。
RECOMは、IGBT、SiC、GaNデバイスのハイサイドゲートドライバ用に最適な出力電圧と絶縁定格を備えたDC/DCコンバータを広くラインアップしています。
リファレンス
https://en.wikipedia.org/wiki/Paschen%27s_law
https://recom-power.com
https://recom-power.com/en/report-gate-driver-converter-under-dvdt-stress.html
RECOM: We Power your Products
図1：単純化したゲートドライブ回路
しかしながら、図2に示すように、デバイスが高速にスイッチングする場合は、寄生の容量やインダクタンス成分が影響して問題が生じます。
図2：寄生成分をともなうゲートドライブ
例として、ドレイン－ソース電流のdi/dtを、最新鋭のGaNデバイスで実現可能な10A/nsとし、ソースインダクタンスが15nHであるとすると、V＝-L di/dtからインダクタの両端に現れる電圧は150Vになります。スイッチがオフでは、その電圧がソースを負に引っ張り、これによってゲートドライブは逆になりスイッチがオンし、極性が正になり再びゲートドライブを逆にします。その結果、効率が下がり、シュートスルーの原因になる偽オンによってダメージが発生する可能性があります。15nHは大きいと思うかもしれませんが、約25mmのPCBラインに相当します。実際のところ、このような高レベルのdi/dtでは、ゲートとソースをケルビン接続したチップスケールパッケージが、ゲートドライブのために唯一実用的です。インダクタンスを回避できない場合は、オフ状態のために負電圧でゲートをドライブする方法が有効です。
実際のインバータやモータ制御のプッシュプルやフルブリッジのような回路では、図3に示すように、2つのローサイドデバイスは多くの場合、ソースとゲートドライブ電流に対して共通のリターンを共有します。
図3：共通グラウンドを共有するローサイドデバイス
この場合、デバイスが2つあるので、それぞれが固有のリターンを持つケルビン接続はできません。この2つのドライバのグラウンドと2つのエミッタ（ソース）は一緒に接続しなければならず、パワーグラウンド1は、左側スイッチが閉じた場合、右側スイッチから見たソース接続インダクタンスは左側より大きく、スイッチングは非対称になり、インダクタンス両端に発生する誘導電圧によるEMIや損傷の可能性が生じます。唯一の対称ポイントは、両方のソースが等しいので「パワーグラウンド2」になりますが、ゲートドライブループの大きな接続インダクタンスがあり、特にデバイスが物理的に閉じない高電力システムのデバイスでは、質の悪い妥協案となります。
解決策の1つとして、図4のように絶縁された信号と電源を2つのゲートドライバに提供する方法があります。ドライバ信号と電源のリターンは、デバイスそれぞれのエミッタ（ソース）に直接接続されており、ドライバループの外部インダクタンスのほとんどを排除しています。
図4：信号および電源の絶縁とケルビン接続を備えたゲートドライバ
ハイサイドスイッチングの課題
図4の配置は、エミッタ（ソース）のインダクタンスに起因するゲート電圧の過渡によるdi/dtの問題を解決します。「Hブリッジ」では通常2つの「ハイサイド」スイッチも使用し、2つのゲートドライブのリターンは実際は逆位相になっており、お互いに絶縁されている必要があります。ハイサイドの配置は、ゲートドライブ絶縁部品の端に高いスイッチ電圧が現れ、他の問題の原因となります。高いdV/dtは、絶縁容量を通じてI＝C dV/dtにしたがった数アンペアの変位電流を流します。容易に可能な遷移レート100V/nsでは、10pFの絶縁容量は動作を乱す可能性のある1Aの電流を一次側ゲートドライブ回路に流します。
ゲートドライブ信号絶縁部品は、一般的にオプトカプラかトランスで、場合によってはコンデンサカップリングされています。絶縁ゲートドライバICの性能は、高dV/dt回路の問題に関係するコモンモード過渡耐量（CMTI：Common Mode Transient Immunity）を含む、表1に示された主要パラメータによって与えられます。しかしながら、この値は最もありがちな信号パルスを用いた実験測定によるものです。高dV/dt波形の持続した高電圧での信頼性があるとは言えません。
表1：絶縁ゲートドライバの主要パラメータ
他のパラメータであるVIORM、VIOWM、VIOTM、VPRは重要ですが、大抵の場合50/60HzかDCピーク値で規定された標準的試験は、今回のスイッチング回路には直接関係しません。別個のゲートドライバトランスは多くの場合、一般にあるDCレベルか50/60HzのACで、1秒または1分のシンプルな高電圧試験による仕様が同様のリミットとして用いられています。高周波数での高いスイッチ電圧を巻線間に強いた定格、またはCMTIでの信頼性の定格を見ることは稀にしかありません。トランスに関しては、高絶縁を得る方法はアプリケーションによって多様で、エナメル線は1回の高電圧試験に耐える可能性はありますが、樹脂塗料のピンホールが必ずあるので確実ではありません。安全認証機関は、どんな電圧におけるバリアとしてもこれを認めることは確実にありません。「三重絶縁」タイプのようなより良い絶縁を用いれば、安全認証機関の認証を得ることが可能ですが、トランスが大きくなり、他と比べて結合容量と変位電流が大きくなります。また、絶縁層間の部分放電（PD：Partial Discharge)により、スイッチされた高電圧に対する貧弱な特性が改善されます。理想的なのは、巻線は安全認証を満足する保証された空間距離によって物理的に分離されており、部分放電をする固定材に頼ることなく低い巻線間容量を提供する構造です（図5）。
図5：巻線間に物理的分離が存在するゲートドライバトランス
まったく同じ考慮すべき内容が、多くの場合CMTI定格がなおざりにされ、様々な方法で高電圧絶縁が規定される絶縁ゲートドライブ電源の内部にあるトランスにも当てはまります。
部分放電効果
高電圧ストレスに対する個体絶縁材料のゆっくりとした劣化を生じさせる部分放電（PD）の話をしました。これは、材料に存在するマイクロボイドの逐次のブレークダウンによるもので、有機タイプであればプラズマの発生により炭化が生じます。このボイドは恒久的な短絡となり、残りの絶縁を介してより高い電界強度を発生させる有効な全体的な絶縁厚を減少させ、最終的には暴走して完全な故障に至ります。部分放電効果は、ボイド内のガス、圧力、ボイドサイズに依存し、Paschen曲線[1]によって特性づけされる最初の電圧から突然始まります。スイッチ電圧にともない、開始ポイントは周波数にも依存します。
大半の材料のブレークダウン電圧は、額面通りではないはずです。ガラスを例にすると、優れた絶縁物でありブレークダウン電圧は約60kV/mmです。しかし、これは60Hz時の値です。1MHzでは、10分の1以下の5kV/mmになってしまいます。絶縁距離が10µm未満のゲートドライバICの場合、高周波数の影響を注意深く検討する必要があります。
したがって、スイッチ電圧レベル、dV/dt、周波数は、絶縁の信頼性を評価する際の重要なパラメータです。寄生の容量やインダクタンスによるオーバーシュートや共振によって発生する過渡電圧も評価し、システム電圧に加算する必要があります。
絶縁バリアの評価と研究
ゲートドライバ電源メーカーであるRECOM[2]は、高いスイッチされたコモンモード電圧に対するDC/DCコンバータ内のトランスに対する潜在的な問題を認識しており、絶縁材料のエクスパートであるグラーツ工科大学（Technische Universität Graz）およびFH Joanneum単科大学の教授（Priv.-Doz. Dipl.-Ing. Dr.techn.）、Christof Sumereder氏と共に研究に着手しています。この作業は内部コード「BIER（Barrier Insulation Evaluation and Research：絶縁バリア評価研究）」と呼ばれ、図6に示す絶縁されたハイサイドおよびローサイドスイッチングの特別に構成された30のハーフブリッジパワー段の評価から成ります。表2のように3つの異なる構成が組み立てられ、エッジレート65kV/µs、スイッチング周波数50kHz、DC電圧1000V、 70℃の周囲温度で1464時間動作させます。 T1は試験の部分ではない
図6：PD評価回路
表2：「BIER」試験構成
部分放電の測定は、使用した構成に示された試験の実行前と実行後に行われ、性能の重大な劣化はありませんでした（図7）。部分放電開始電圧は与えたピークスイッチング電圧の2倍を超え、良好なマージンを示し信頼性の高い長期動作が予測されます。全内容ともなった報告書は、RECOMのウェブサイト[3]から入手可能です。
図7：部分放電（PD）の評価結果
まとめ
ゲートドライバ信号とプッシュプルおよびブリッジ回路電源の絶縁は、「ローサイド」および「ハイサイド」回路のゲートに結合する電圧過渡の問題を解決します。しかしながら、ハイサイドの絶縁部品は、高周波数および高エッジレートにおいて高いコモンモード電圧ストレスを受けます。実践的な部分放電試験は、ゲートドライバのDC/DC電源の絶縁部品は、良好な長期信頼性を持つように設計可能です。
RECOMは、IGBT、SiC、GaNデバイスのハイサイドゲートドライバ用に最適な出力電圧と絶縁定格を備えたDC/DCコンバータを広くラインアップしています。
リファレンス
https://en.wikipedia.org/wiki/Paschen%27s_law
https://recom-power.com
https://recom-power.com/en/report-gate-driver-converter-under-dvdt-stress.html
RECOM: We Power your Products
アプリケーション
