Design von robusten Transistorschaltungen mit IGBTs und SiC-MOSFETs

Bei der Evaluierung neuer Schalttransistor-Schaltungen werden oft nur die Transistorspezifikationen berücksichtigt. Ein sehr wesentlicher Beitrag zur Robustheit des endgültigen Designs ist jedoch die Treiberschaltung. Um den Einfluss der Treiberparameter zu untersuchen, betrachten wir zunächst die idealen Bedingungen am folgenden Beispiel eines IGBT-Transistors (IKW20N60H3).

Aus dem Datenblatt des Transistors ergeben sich folgende Bedingungen bei 25°C:

Gate-Emitter-Spannungsschwelle = 4,1V - 5,7V

Mit diesen Werten wäre eine Gate-Treiberversorgung von +15V und GND ausreichend und die Treiberschaltung würde etwa so aussehen:


Sieht ziemlich einfach aus! Wenn jedoch die parasitären Elemente berücksichtigt werden, wird das reale Modell komplexer:


Berücksichtigt man nun, dass auch die Gate-Emitter-Schwelle über den Temperaturbereich variiert, so ist leicht zu erkennen, dass die Schwellenspannung mit steigender Temperatur deutlich abnimmt (mehrere mV/°K) und im ungünstigsten Fall deutlich unter dem typischen Minimalwert von 4,1V, gemessen bei 25°C, liegt.



Die Treiberschaltung muss so ausgelegt sein, dass ein ungewolltes Einschalten in allen Betriebszuständen verhindert wird. Andernfalls kann es zu Nebenschlüssel oder sogar -Kurzschlüssen kommen, die sich in erhöhten Verlusten, erhöhter Bauteilbelastung, verkürzter Lebensdauer, schlechterer EMV und im Extremfall in Zerstörung des Transistors äußern können.
Im Wesentlichen haben wir zwei Arten von unerwünschten Einschaltzeitpunkten:
Unerwünschtes Einschalten durch Wirkung der Miller-Kapazität (C_reverse)
Unerwünschtes Einschalten durch Wirkung der parasitären Induktivitäten (L_gate and L_emitter).

Wenn die Kollektor-Emitter-Spannung ansteigt, entweder wenn der Low-Side-IGBT ausgeschaltet oder in einer Brückenschaltung der High-Side-IGBT eingeschaltet wird und Strom durch die antiparallele Diode fließt, muss die Miller-Kapazität, C_reverse, aufgeladen werden.

Der Ladestrom der Miller-Kapazität kann wie folgt berechnet werden: Die Miller-Kapazität wird in den meisten Transistor-Datenblättern angegeben, dies ist jedoch nur ein grober Wert. Der Wert von C_reverse ist stark spannungsabhängig und variiert auch mit der Temperatur und dem Strom. In den meisten Datenblättern wird die Miller-Kapazität nur unter bestimmten idealen Bedingungen angegeben, so dass eine Messung des Wertes unter realen Betriebsbedingungen dringend empfohlen wird. Folgende Grafik zeigt die Auswirkung von V_CE auf die Sperrkapazität:



Die zusätzliche kapazitive Last von C_reverse wird für die meisten Treiberschaltungen keinerlei Problem darstellen; problematisch wird es, wenn auch die Eingangskapazität C_input durch den durch C_reverse fließenden Strom so weit aufgeladen wird, dass der Transistor wieder einschaltet.

Der Ladestrom von C_Input kann aus dem folgenden ...

1. Begrenzung der dV/dt: Durch Verlangsamung der Änderungsrate der V_CE-Spannung kann der C_reverse-Strom reduziert werden. Dies bedeutet jedoch höhere Schaltverluste.
2. Verringern der parasitären Induktivität L_gate: Durch geeignete Wahl von Layout und Gehäuse kann der C_reverse-Strom von der Aufladung der Gate-Emitter-Kapazität Gnpu1 abgeleitet werden. Dies schränkt jedoch die Designfreiheit des Leiterplattenlayouts ein.
3. Verwendung einer negativen Gate-Emitter-Spannung. Wenn der Treiberausgang negativ wird, wird das Gate abgeschaltet und der Sicherheitsabstand zwischen der Einschaltschwellenspannung des Gates und der tatsächlichen Gate-Spannung vergrößert sich. Somit ist ein unerwünschtes Einschalten selbst unter den ungünstigsten dV/dt-Bedingungen unmöglich.