Kapitel 6: Aktive Komponenten

Der Metalloxid-Silizium-Feldeffekt-Transistor (MOSFET) ist das Arbeitspferd der meisten AC/DC-Schaltungen. Die Grundkonstruktion ist relativ einfach mit einem Kontroll-Gate, das durch eine dünne Metalloxidschicht vom Substrat isoliert ist. Die Source- und Drain-Bereiche sind stark dotiert (n+ und p+), sodass eine Halbleiterbarriere für den Stromfluss besteht

Wenn eine Gate-Source-Spannung angelegt wird, die höher als die Schwellenspannung ist, wird diese Barriere überwunden und der Strom fließt durch:


Integral beim Aufbau dieses MOSFETs ist eine Körperdiode, die aus dem PN-Übergang zwischen der P+- und N-Schnittstelle gebildet wird (in der Abbildung rot dargestellt). Dies bedeutet, dass ein MOSFET nur zum Schalten unipolarer Spannungen verwendet werden kann. In einigen Anwendungen ist die Körperdiode jedoch als Freilaufdiode nützlich, um negative Spannungen über einen abgeschalteten MOSFET zu leiten.

Das Äquivalentmodell zeigt die verschiedenen parasitären Elemente, die das Schaltverhalten beeinflussen.


Die Einschaltkennlinie eines MOSFETs kann in vier verschiedene Stufen unterteilt werden:


Die Abschaltkennlinie ist im Wesentlichen der gleiche Prozess in umgekehrter Reihenfolge:


Praktischer Tipp: Wie man an den Ein- und Ausschaltmerkmalen erkennen kann, gibt es Perioden, in denen die Spannung am Transistor und der Strom durch den Gate-Widerstand im Übergangsbereich ist. Ein gefährlicher Bereich ist Stufe 2 beim Ausschalten. Die Ausgangsspannung steigt steil an und diese dv/dt wird durch die Miller-Kapazitanz zurückgespeist, und es wird versucht, die Gate-Spannung anzuheben. Ist die effektive Gate-Treiberimpedanz zu hoch, kann sich der Transistor wieder selbst einschalten.

Ein ähnlicher Effekt kann bei Stufe 2 beim Einschalten auftreten. Der Drain-Strom steigt steil an, was dazu führen kann, dass die Drain-Spannung aufgrund von Induktivitäten im Erdungspfad ansteigt. (Ground Bounce). Dies reduziert die effektive VGS-Spannung und könnte den Transistor wieder abschalten.

Siehe den letzten Abschnitt in diesem Kapitel (Verwendung von Kelvin-Kontakten) für Überlegungen zur Reduzierung oder Beseitigung dieser Effekte.

Während der Übergangsphasen der Stufe 2 und Stufe 3 verhält sich der Transistor wie ein variabler Widerstand und verbraucht viel Energie. Wenn der Transistor vollständig ausgeschaltet ist, fließen nur kleine Ableitströme und wenn der Transistor vollständig eingeschaltet ist, erfolgt der Hauptverlust durch den RDSON-Widerstand, der typischerweise im Bereich von mOhm liegt und ebenfalls sehr niedrig ist. Bei wiederholten Ein/Aus-Übergängen ist die Verlustleistung jedoch viel höher als im statischen Betrieb.

Eine vereinfachte Berechnung der Gate-Antriebe und Schaltverluste ist nachfolgend dargestellt:


Wobei Q_gate die gesamte Ladung ist, die zum Laden der Gate-Kapazitäten benötigt wird.

Die Verlustleistung im Transistor ist von den Transitionszeiten abhängig:r


Wobei I_L der Laststrom und t_stage2 / t_stage3 die Verweildauer der Stufen 2 und 3 der gesamten Schaltzeit T ist.

Mit einem Leistungs-Gate-Treiber können die Stufen 2 und 3 wesentlich reduziert werden; daher ist es wichtig, eine niederohmige Gate-Spannungsquelle zu verwenden. Um die Schaltverluste weiter zu reduzieren, kann die Gate-Spannung erhöht werden, um die Gate-Kapazitäten schneller zu laden und zu entladen. Insbesondere wenn die Gate-Spannung auf einen negativen Wert umschaltet, kann die Abschaltzeit im Vergleich zum bloßen Umschalten von oberhalb von V_TH auf null Volt deutlich verkürzt werden. Die maximale Gate-Spannung wird durch die Durchbruchspannung zwischen Gate und Source, B_VDSS, begrenzt. Um die Gate-Kapazität auf ein Minimum zu reduzieren, wird die Metalloxid-Isolationsschicht sehr dünn gemacht, was dazu führt, dass die Durchbruchspannung sehr niedrig ist (V_GS,max ist typischerweise ± 15–20 Volt).

Eine weitere Möglichkeit, Schaltverluste zu reduzieren, ist die Reduzierung der Schaltfrequenz f_sw, aber dies kann zu Verlusten in anderen Teilen der Schaltung führen oder die Reaktionszeit auf inakzeptable Werte reduzieren. Der einzige andere Faktor, der übrig bleibt, ist die Gate-Ladung Q_gate. Ein typischer Niederspannungs-MOSFET hat eine gesamte Gate-Ladung von etwa 5–10 nC, aber dieser Wert steigt mit zunehmender V_DS-Fähigkeit. Ein 700 V-MOSFET wird eine gesamte Gate-Ladung von etwa 10–25 nC haben – allein schon wegen der dickeren epitaxialen Schichten, die für die höhere Durchbruchspannungsfestigkeit benötigt werden.

Siliziumkarbid- oder SiC-MOSFETs finden zunehmend Anwendung in der Leistungselektronik. Vollbrücken- und Halbbrückenschaltungen für Hochspannungsanwendungen (mehrere hundert Volt) waren bisher nur für die IGBT-Technologien reserviert (siehe nächster Abschnitt), da Silizium-MOSFETs, insbesondere Super-Junction-MOSFETs, aufgrund der extrem schlechten parasitären Körperdioden für diese Anwendungen nicht geeignet sind. Wenn an den Silizium-MOSFETs ein unerwünschtes Einschalten erfolgt, nähert sich die Körperdiode schnell der thermischen Zerstörung. Oftmals überschreitet bereits ein einziger falscher Schaltvorgang das maximale di/dt der Body-Diode und zerstört damit den FET, oder der Schaltvorgang regt die Gate-Spannung zum Schwingen an, so dass die maximale Gate-Drain-Spannung überschritten und dadurch auch der Transistor zerstört wird.

SiC-FETs verwenden ein anderes Substrat mit einer zehnmal höheren dielektrischen Durchschlags-festigkeit als Silizium, so dass die Schichten viel dünner gemacht werden können, um die Gate-Ladung und die R_DSon-Werte zu reduzieren. Darüber hinaus hat SiC eine dreimal bessere Wärmeleitfähigkeit, sodass die Leistung im gleich großen Gehäuse erhöht werden kann.


Aufgrund der höheren Spannungsfestigkeit kann das SiC-Substrat bis zu zehnfach dünner gemacht werden als das äquivalente Si-Substrat und reduziert den Körperwiderstand um den Faktor 1.000. Die kleinere Bauform reduziert auch die parasitären Kapazitäten. So wird ein SiC-MOSFET bei gleicher Schaltfrequenz etwa ein Drittel bis ein Viertel der Schaltverluste eines äquivalenten Si-MOSFETs aufweisen. Anders ausgedrückt: Ein SiC-MOSFET kann bei gleicher Verlustleistung bis zu viermal schneller betrieben werden.

SiC-FET’s haben auch eine wesentlich robustere Body-Diode als herkömmliche Si-MOSFET’s. Das maximale Schaltvermögen (di/dt) der Body-Diode von Super-Junction-MOSFET’s liegt bei 60A/µs. Für schnell schaltende MOSFET’s der neuesten Generation, mit ultraschnellen Body-Dioden, liegt das Schaltvermögen, also die Stromanstiegszeit, bei bis zu 900A/µs. Diese Werte sind aber nicht vergleichbar mit SiC MOSFET’s, welche ein Schaltvermögen von bis zu 6000A/µs aufweisen können.

Der Hauptnachteil von SiC-MOSFETs ist, dass sie oft teurer sind als Si-MOSFETs, aber dieser Unterschied wird sich im Laufe der Zeit verringern (die Preise eines SiC-MOSFETs und eines Super-Junction-Si-MOSFETs sind bereits vergleichbar).

IGBTs (Isolated Gate Bipolar Transistor oder Isolierschicht-Bipolarer-Transistor) kombinieren die Eigenschaften von MOSFETs mit der Hochstromfähigkeit von bipolaren Transistoren. Es handelt sich dabei um einen spannungsgesteuerten bipolaren Transistor:


Einer der Hauptunterschiede zu einem MOSFET besteht darin, dass ein IGBT keine Körperdiode hat, so dass er keine Rückströme leitet. Wird eine antiparallele Freilaufdiode benötigt, muss diese extern hinzugefügt werden.


IGBTs schalten sich schnell ein, jedoch langsam wieder aus. Dies ist auf einen Effekt zurückzuführen, der als Rekombinationsschweif bezeichnet wird. Nach dem Abschalten der Gate-Spannung muss die verbleibende Ladung im Bereich des Transistorkörpers durch Rekombination der Löcher mit Elektronen abgebaut werden, da es keine direkte Verbindung mit dem Substrat zum Entladen gibt. Dieser Prozess ist relativ langsam und verzögert die Abschaltkennlinie:


Trotz dieses Nachteils werden IGBTs häufig in der Leistungsumschaltung für Hochstrom- und Hochspannungsanwendungen wie Motorwechselrichter, Leistungsgleichrichter und Fotovoltaikumsetzer eingesetzt.

Gallium Nitrid (GaN)-Halbleiter sind High Electron Mobility Transistor (HEMT)-Geräte, eine Klasse von Transistoren mit nahezu perfektem Schaltverhalten. HEMT bedeutet, dass Elektronen innerhalb der internen Kristallstruktur als zweidimensionales Elektronengas mit sehr hoher Mobilität wandern, wodurch eine Vorrichtung mit sehr hoher Leitfähigkeit und niedrigem RDSON entsteht. Der Einsatz des GaN-Substrats erhöht die Durchbruchspannung, so dass die Schichten im Transistor sehr dünn sein und dicht beieinanderliegen können. Dadurch wird sowohl die Schaltgeschwindigkeit beschleunigt als auch die Gate-Kapazität reduziert.

Der Enhancement Mode Typ (E-HEMT) hat eine Depletion-Zone (Verarmung) unter dem Gate, die den Elektronenfluss blockiert und eine positive Gate-Spannung in Bezug auf den Drain zum Einschalten benötigt. Da die Depletion-Zone unter dem Gate so dünn ist, ist zum Ein- und Ausschalten des Transistors nur eine sehr geringe Injektionsladung erforderlich, so dass Schaltgeschwindigkeiten im MHz-Bereich ohne hohe Schaltverluste möglich sind.


Die extrem geringe Dicke der Gate-Isolationsschicht führt dazu, dass hohe Gate-Source Spannungen einen internen Überschlag verursachen könnten, obwohl das Material selbst eine hohe Durchbruchspannung aufweist. Ein GaN E-HEMT hat eine typische maximale Gate-Spannung von ca. 7 V, wird aber beschädigt, wenn der VGS mehr als ±10 V überschreitet – viel niedriger als die Gate-Spannungen, die typischerweise in IGBT- oder SiC Gate-Treibern verwendet werden. Aufgrund der extrem schnellen Anstiegs- und Abfallzeiten des niederkapazitiven Gate-Kanals kann eine zu hohe Induktivität im externen Gate-Antrieb zu Spitzen oder Spannungsoszillationen führen und diese Spannungsgrenzen überschreiten. Daher ist eine 6 V Gate-Treiberspannung ein guter Kompromiss zwischen hohem Wirkungsgrad und dem Verbleib in einem sicheren Betriebsbereich.

IGBT- oder SiC-Gate-Treiberschaltungen schalten sich typischerweise auch mit einer negativen Gate-Treiberspannung aus. Dies beschleunigt die Ladungsentnahme aus der Gate-Kapazität und damit die Abschaltzeit. GaN-Transistoren haben eine so geringe Gate-Kapazität, dass ein negativer Gate-Treiber nicht erforderlich ist. Eine Gate-Spannung von 0 V schaltet den HEMT in Nanosekunden vollständig und zuverlässig ab.

Nur wenn die Schaltung eine zu hohe parasitäre Streuinduktivität aufweist, bietet ein negativer Gate-Antrieb Schutz vor unbeabsichtigtem Einschalten durch Überschwingungen. Da HEMT jedoch keine Körperdiode wie ein MOSFET besitzt und symmetrisch leitfähig ist, erhöht eine negative Gate-Spannung die Rückleitungsverluste. Eine einseitige 6 V Gate-Treiberspannung ist ausreichend, obwohl für sehr hochfrequente Schaltanwendungen manchmal bipolarer +6V/-1V – Treiber empfohlen wird, um Layout-Parasiten zu berücksichtigen.

Abbildung 11 zeigt typische Gate-Treiberspannungen, die häufig zum Ansteuern der Schalttransistoren verwendet werden. Die SiC-MOSFETS der ersten Generation verwenden +20/-5 V- Versorgungen, während die Transistoren der zweiten Generation +15/-3 V-Versorgungsspannungen verwenden:

1. Die meisten ultraschnellen Gate-Treiber-ICs verfügen über eine Unterspannungssperrfunktion (UVLO), die den Ausgang deaktiviert, wenn die Versorgungsspannung zu niedrig ist. Die für IGBT/SiC-Anwendungen bestimmten Geräte haben oft einen relativ hohen UVLO-Wert, da sie für den Betrieb von Versorgungsspannungen bis zu 24 V ausgelegt sind. Aber für GaN-FET-Anwendungen muss ein Gate-Treiber ausgewählt werden, der mit den wesentlich niedrigeren Versorgungsspannungen für GaN kompatibel ist.


2. Der Strom, der zum Laden und Entladen der Gate-Kapazitanz benötigt wird, ist abhängig von der Gate-Kapazität und der Beschleunigungsrate der Gate-Spannung. Obwohl die GaN-Gate-Kapazitanz sehr niedrig ist, bedeutet die hohe dv/dt, dass ein Gate-Treiber mit einer Stromansteuerfähigkeit von mindestens ±0,5 A (oder besser 1 A) erforderlich ist. Dieser Spitzenstrom wird von einem Keramikkondensator geliefert, der so nah wie möglich an den Treiberausgang montiert ist, sodass der durchschnittliche Versorgungsstrom viel niedriger ist (im Bereich von zehn Milliampere). Der Gate-Treiber sollte niederohmig (< 2 Ohm) sein, um die Wahrscheinlichkeit einer Fehleinschaltung zu verringern (siehe die nächsten Erläuterungen).


3. Die maximale und minimale Impulsbreite sollte begrenzt werden, um Fehlauslösungen und Interaktionen mit der Überlappungsschutzschaltung zu vermeiden. Bei 5 MHz Betriebsfrequenz begrenzt diese minimale Impulsbreite das Tastverhältnis auf ca. 90 %. Bei höheren Frequenzen gewinnt diese Begrenzung an Bedeutung und das Tastverhältnis muss möglicherweise so gesteuert werden, dass es 80 % nicht überschreitet.


4. Ein ultraschnelles Gate-Treiber-Design ist anfällig für unerwünschtes Fehleinschalten (Cross-Conduction) aufgrund parasitärer Gate-Treiber-Induktivitäten, die mit dem hohen Miller-Kapazitanz-Entladestrom interagieren und so eine Oszillation erzeugen, die die Gate-Spannung wieder kurzzeitig erhöhen könnte. Die Anstiegsraten können durch einen dv/dt-Begrenzungswiderstand limitiert werden, um die Möglichkeit dieses Effekts zu verringern.

Ein Einschaltwiderstand im Bereich von 10–20 Ohm ergibt typischerweise eine Anstiegsrate von 40 bis 80 kV/µs. Der Abschaltwiderstand sollte kleiner sein, um die Abschaltverluste zu reduzieren. Eine Schottky-Diode mit einem Widerstand parallel zum Gate-Widerstand kann verwendet werden, um die Ein- und Ausschaltgeschwindigkeiten unabhängig voneinander zu steuern (Abb. 12).




Abb. 12: Flankensteuerung über Gate-Widerstände


5. High-Side-Gate-Treiber werden oft mit einer Bootstrap-Stromversorgungsschaltung implementiert (Abbildung 6.13), obwohl dies bedeutet, dass die gleiche isolierte Stromversorgung sowohl für High-Side- als auch für Low-Side-Treiber verwendet werden kann; sie hat jedoch einige inhärente Schwächen.





Abb. 13: Typische High-Side-Bootstrap-Versorgungsschaltung mit unerwünschten parasitären Induktivitäten. Bei einem nominalen 6 V VDDH kann die Bootstrap-Spannung je nach Betriebsbedingungen zwischen 5,5 V und 8,5 V variieren (siehe Text unten).

Die Bootstrap-Diode muss eine ultraschnelle Freilaufcharakteristik aufweisen. Wenn sie nicht so schnell schalten kann wie der GaN-Ausgang, fließt ein Rückstrom zurück in die VDD-Versorgung. Diese Stromspitzen beeinflussen nicht nur die Lebensdauer der Diode, sondern auch die daraus resultierenden hochfrequenten Störungen auf der Versorgungsschiene führen zu einer Verschlechterung der EMV-Konformität. Die Bootstrap-Versorgungsspannung des Gate-Treibers ist abhängig von der Differenz zwischen der VDD-Versorgung und der kapazitiv gekoppelten Ausgangsspannung (Schaltknoten). Das bedeutet, dass die Spannung am Bootstrap-Kondensator während des Betriebs um mehr als ±20 % schwanken kann.

Es wird ein Spannungsabfall über die Bootstrap-Diode von etwa 0,7 V geben, was bedeutet, dass ein 6,7 V VDD benötigt wird, um eine VDDH-Versorgung von +6 V zu garantieren. Die Spannung des Schaltknotens konnte aber während der Durchleitung nicht immer vollständig auf die Massespannung absinken, sodass die effektive Gate-Treiber-Versorgungsspannung bis zu 5,5 V betragen kann. Wenn die Gate-Treiber-Versorgungsspannung zu niedrig ist, wird das GaN HEMT nicht vollständig angeschaltet und die Leitungsverluste werden höher.

Eine Erhöhung der VDD-Versorgungsspannung ist jedoch nicht zu empfehlen, da die Spannung des Schaltknotens unter Rückwärtsleitungsbedingungen bis zu -2,5 V unter dem Massepotenzial schwanken kann, was bedeutet, dass eine effektive Bootstrap-Spannung von +6,7 V -0,7 V +2,5 V = 8,5 V beträgt. Dies kommt den absoluten, maximalen Spannungsbegrenzungen von 10 V gefährlich nahe. Darüber hinaus kann die Wechselwirkung mit dem Laststrom und mit parasitären Induktivitäten dazu führen, dass durch hohe di/dt-Übergänge negative Spitzen am Schaltknoten erzeugt werden. Es kann Betriebsbedingungen geben, bei denen die Bootstrap-Spannung 10 V übersteigt, wenn auch die di/dt-Unterschwinger-Spitzen berücksichtigt werden.

Eine zuverlässigere Lösung ist die Verwendung einer separaten, galvanisch getrennten Versorgung für den High-Side-Gate-Treiber. Dadurch wird eine stabile Treiberversorgung unabhängig von den Betriebsbedingungen gewährleistet.


6. Gate-Treiber-Induktivitäten können durch gutes Design minimiert werden, aber es ist schwieriger, die parasitären Induktivitäten der Leistungserdung zu kontrollieren, da die Layout-Möglichkeiten für Hochstrompfade oft stark eingeschränkt sind. Obwohl ein Low-Side-Schaltkreis eine gemeinsame Leistungs- und Gate-Treiber-Masse hat, erzeugen alle parasitären Layout-Induktivitäten unter hohen di/dt-Bedingungen einen Spannungsunterschied (Ground-Bounce). Für die Betriebssicherheit ist es daher ratsam, auch die Low-Side-Treiber sowie die High-Side-Treiber galvanisch zu trennen. Wenn die Gate-Treiber isoliert sind, kann der Einfluss der Layout-Induktivitäten eliminiert werden, indem die Gate-Treiber-Masse direkt mit dem Transistorquellenanschluss (oder mit dem Kelvin-Anschluss, wenn dieser im Transistorpaket unterstützt wird) verbunden wird.



7. Der PWM-Isolator und der galvanisch getrennte DC/DC-Wandler sollten beide eine niedrige Isolationskapazität aufweisen. Die mit GaN-Geräten möglichen hohen dv/dt-Anstiegsraten und Schaltfrequenzen belasten die Isolationsbarriere, auch wenn die absoluten Spannungsschwankungen weit unterhalb der maximalen Spannungswerte der Komponenten liegen. Für Anwendungen mit hohem dv/dt sollte die Isolationskapazität unter 4 pF für den PWM-Isolator und unter 10 pF für den High-Side-DC/DC-Wandler betragen. Wenn ein DC/DC-Wandler auch auf den Low-Side-Treiber angewendet wird, um Erdungssprünge zu vermeiden, dann ist die Isolationskapazität nicht so kritisch, jedoch ist eine Isolationskapazität von < 100 pF wünschenswert.

Praxistipp: Isolierter GaN-Leistungsschalter


Dieses galvanisch getrennte Design verwendet einen isolierten DC/DC-Wandler und einen digitalen Isolator, um eine Gate-Treiberschaltung für einen GaN-HEMT zu erstellen, die als Boost-, Buck- oder Buck/Boost-Wandler-Schaltanwendung entweder auf der High-Side oder Low-Side verwendet werden kann. Die einkanalige digitale Isolator-Ausgangsstufe wird separat von einem LDO-Regler mit niedriger Leistung versorgt, der an die 6 V-Gate-Treiberversorgung angeschlossen ist. Der Hochgeschwindigkeitstreiber UCC27322 kann bis zu ±9 A Spitzenstrom liefern und der Schmitt-Trigger-Eingang schaltet sauber vom 5 V-Ausgang des digitalen Isolators. Eine Totzeitverzögerung kann mit einem einfachen RC-Filter realisiert werden.

Der flache Aufbau von GaN-Transistoren schafft auch die Möglichkeit, den Gate-Treiber in das Transistorgehäuse zu integrieren. Dies reduziert die parasitären Gate-Induktivitäten und ermöglicht noch höhere Schaltfrequenzen oder höhere Anstiegsraten ohne die Gefahr einer Fehlauslösung. Dennoch sind eine isolierte Gate-Treiber-Stromversorgung und ein Signalisolator erforderlich.

Unabhängig vom verwendeten Leistungstransistortyp (siehe Tabelle unten) ist beim Schalten von hohen Spannungen und hohen Strömen ein sorgfältiges PCB-Layout erforderlich.


Die folgende Diskussion basiert auf IGBT-Schalttransistoren, jedoch sind die Grundprinzipien für Si-MOSFETS, SiC-MOSFETS und GaN-MOSFETs gleich.


Die Treiberschaltung muss so ausgelegt sein, dass ein unerwünschtes Einschalten unter allen Betriebsbedingungen verhindert wird. Andernfalls kann es zu Durchschuss-Kurzschlüssen (Shoot-through) kommen, die sich in erhöhten Verlusten, erhöhter Bauteilbelastung, kürzerer Lebensdauer, schlechterer EMV und im Extremfall der Zerstörung des Transistors äußern können.

Im Wesentlichen haben wir zwei Arten von unerwünschten Einschalt-Szenarien:

• Ein unerwünschtes Einschalten durch die Wirkung der CGE-Kapazitanz (C_reverse).
• Ein unerwünschtes Einschalten durch die Wirkung der parasitären Induktivitäten (L_gate and L_emitter)

Die Miller-Kapazität C_reverse wird mit steigender Kollektor-Emitter-Spannung, entweder beim Abschalten des Low-Side-IGBT‘s, oder in einer Brückenschaltung beim Einschalten des High-Side-IGBT’s, aufgeladen. Der Ladestrom kann wie folgt berechnet werden:


Die C_reverse-Kapazitanz ist in den meisten Transistor-Datenblättern angegeben, aber dies ist nur ein grober Wert. Der Wert von C_reverse ist stark spannungsabhängig und variiert ebenfalls mit Temperatur und Strom. Die meisten Datenblätter definieren diese Kapazität nur unter bestimmten Ideal-Bedingungen; daher wird die Messung des Wertes unter realen Betriebsbedingungen dringend empfohlen.

Abbildung 16 zeigt den Einfluss von VCE auf die Miller-Kapazitanz:


Die zusätzliche kapazitive Last von C_reverse wird für die meisten Gate-Treiberschaltungen kein Problem darstellen; sie wird erst dann zum Problem, wenn die Gate-Emitter-Kapazitanz C_input durch den von C_reverse fließenden Ladestrom auch aufgeladen wird, so dass die Gate-Spannung ansteigen kann und der Transistor wieder eingeschaltet wird.

Der Ladestrom durch C_input kann aus der folgenden Beziehung definiert werden:


Wobei I_driver von der internen Impedanz des Gate-Treibers, dem Gate-Widerstand und der Leitung- Impedanz L_gate abhängig ist.


Welche Maßnahmen können also ergriffen werden, um ein unerwünschtes Einschalten aufgrund des C_reverse-Stroms zu vermeiden?

1. Begrenzen Sie die du/dt. Durch Verlangsamung der Änderungsrate der V_CE-Spannung wird der C_input-Ladestrom reduziert. Dies bedeutet jedoch höhere Schaltverluste.
2. Reduzieren Sie die parasitäre Induktivität L_gate. Durch besseres Layout und niedrige Induktivität- Komponenten kann der Auflade-Strom der Gate-Emitter-Kapazitanz C_input weg geleitet werden. Dies schränkt jedoch die Designfreiheit des PCB-Layouters ein.
3. Verwenden Sie eine negative Gate-Emitter-Spannung. Wenn der Treiberausgang negativ ist, wird das Gate hart ausgeschaltet und der Sicherheitsabstand zwischen der Einschaltschwellenspannung des Gates und der tatsächlichen Gate-Spannung erhöht. Somit ist ein unerwünschtes Einschalten auch unter schlechten du/dt-Bedingungen ausgeschlossen.
4. Verwenden Sie GaN-HEMTs, die eine sehr kleine C_reverse aufweisen.

Wenn eingeschaltet, fließt der Strom durch den IGBT-Transistor und auch durch die emitterseitige Induktivität des Laststroms. Wird der Strom nun abrupt abgeschaltet, wird durch die emitterseitige Lastinduktivitätsspannung eine negative Spannung gemäß der folgenden Beziehung erzeugt:


Schon eine kurze Leiterbahn kann eine Induktivität von einigen Nanohenry aufweisen. Eine Durchkontaktierung (via) wird eine Induktivität von Dutzenden von Nanohenry haben. Das klingt nicht viel, aber bei sehr hohen Stromanstiegsgeschwindigkeiten kann der resultierende Spannungsabfall in der Größenordnung von einem Volt oder mehr liegen. Die Spannung am Emitter ist damit deutlich niedriger als das Power-Ground-Referenz-Potenzial. Wenn die Gate-Treiber- Masse auf dem gleichen Powergnd-Potenzial liegt, ergibt sich eine positive Gate-Emitter Spannung, und wenn diese Spannung die Schwellenspannung überschreitet, schaltet sich der Transistor kurzzeitig wieder ein.

In Brückenschaltungen können die Induktivitäten der anderen Brückenäste und das Leiterplattenlayout zu einer hohen effektiven emitterseitigen Lastinduktivität beitragen.


Nicht isolierte Gate-Treiberschaltungen in Brückenschaltungen können oft signifikante Potenzialunterschiede zwischen den verschiedenen Anschlusspunkten von Powergnd und dem Gate-Treiber (Drivergnd) aufweisen, was zu einer signifikanten Auswirkung auf potenziell unerwünschte Einschalteffekte aufgrund der parasitären Induktivitäten führt. Um die Massepotenzialunterschiede zu reduzieren, ist es notwendig, die Systemmasse, Powergnd, mit den Punkten Powergnd1 und Powergnd2 zu verbinden und auch eine Sternerdverbindung zu den Treiber-Masseverbindungen, Drivergnd, zu verwenden. Darüber hinaus muss das Induktivitäts-Layout auf beiden Seiten der Brücke nahezu gleich sein

Oftmals erlaubt das Layout keine absolute Symmetrie. Wenn das System Powergnd nun näher an den Punkt Powergnd1 anstelle von Powergnd2 angeschlossen wird, weist der rechte Zweig eine erhöhte Gate-Emitter-Spannung auf:


Dasselbe Ungleichgewicht ist der Fall, wenn das System Powergnd näher an den Punkt Powergnd2 für den linken Zweig angeschlossen wird.

Praxistipp: Wie können Sie überprüfen, ob Ihr Gate-Treiber-Design während des Schaltvorgangs sicher unterhalb der Gate-Emitter-Schwellenspannung liegt?

Es ist nicht so einfach, nur ein Oszilloskop anzuschließen, um die Gate-Spannung zu überwachen, da der direkte Zugang zum Gate und zum Emitter in der Praxis schwierig ist und die Messwerte durch die Kapazitätsbelastung des Tastkopfes selbst das Ergebnis beeinflusst haben könnte. Die Messwerte spiegeln daher nicht unbedingt die Realität wider. (Wer Mist misst, misst Mist!)

Dadurch müssen Sie die Induktivitäten L_emitter, L_gate und in einigen Fällen sogar L_Layout messen und die notwendigen Berechnungen durchführen.

Um herauszufinden, ob es in einer Brückenschaltung vorübergehend unerwünschte Einschalteffekte gibt, erfolgt die Messung des Stroms in jedem Abschnitt der Brücke. Auch hier ist darauf zu achten, dass Sie das Schaltverhalten von IGBTs nicht durch die Strommessung verändern. Es dürfen also keine zusätzlichen Widerstände oder Induktivitäten im Gate-Emitter-Pfad vorhanden sein.Eine Methode, die sich als relativ genau erwiesen hat, ist die Verwendung eines Nebenschlusswiderstands im High-Side-Pfad und eines isolierten Oszilloskops, wie unten gezeigt:


Auch wenn diese Messung keine unerwünschten Stromspitzen ergibt, kann man nicht davon ausgehen, dass die Konstruktion unter allen Betriebsbedingungen sicher ist. Um sicher zu sein, müssten Sie Transistoren mit den im Datenblatt angegebenen minimalen Schwellenspannungen auswählen und bei der maximal zulässigen Temperatur und den maximalen di/dt- und du/dt-Pegeln prüfen. Was kann also getan werden, um die unerwünschten Auswirkungen von parasitären Induktivitäten zu minimieren?

1. Reduzieren Sie die di/dt. Geringere Stromabfallraten führen zu niedrigeren Spannungen, die in den parasitären Induktivitäten induziert werden, und damit zu Spannungsspitzen am Gate und Emitter. Dies erhöht jedoch die Schaltverluste.
2. Reduzieren Sie die Layout-Induktivität. Je niedriger die Layout-Induktivität (Leiterbahnen oder Verkabelungen), desto kleiner die erzeugte parasitäre Spannung.
3. Verwenden Sie negative Gate-Emitter-Spannungen. Durch die Verwendung einer negativen Gate-Emitter-Spannung wird der Abstand zur Gate-Emitter-Schwelle erhöht.
4. Trennen Sie auch den Low-Side-Gate-Treiber galvanisch von der Strommasse. Durch den Einsatz von isolierten Gate-Treibern für jeden Transistor können die Einflüsse der emitterseitigen Induktivitäten eliminiert werden, da der Erdungspunkt der Treiberversorgung direkt mit dem jeweiligen Transistoremitter verbunden ist. Da die L_emmiter-Parasiten nicht Teil der Treiberstromschleife sind, ist ihre Wirkung nun eliminiert.
   
   
   
   Abb. 20: Isolierte Low-Side-Schaltung
5. Verwenden Sie Transistoren mit Kelvin-Kontakten.

Mehrere Transistorhersteller bieten inzwischen Gehäuse an, in denen ein separater Kelvin-Anschluss für den Emitter vorgesehen ist. Dieser Anschluss hat zwar aufgrund des Verbindungsweges auch eine eigene kleine parasitäre Induktivität, der Hauptlaststrom fließt jedoch nicht durch sie hindurch, so dass durch eventuelle Laststromschwankungen keine induzierte Spannung erzeugt wird. Diese Lösung eliminiert großteils die Auswirkungen der parasitären Induktivitäten von L_emitter und L_layout.


Zusammenfassend lässt sich sagen: Es gibt viele Möglichkeiten, das unerwünschte Einschalten eines Leistungstransistors zu verhindern, aber es gibt ebenso viele Gefahren! Der sicherste Weg, unerwünschtes Einschalten zu verhindern, ist die Verwendung einer isolierten Stromversorgung für jeden Gate-Treiber mit negativer Abschaltspannung und der Minimierung der parasitären Induktivitäten. Im Idealfall sollte ein Transistorgehäuse mit Kelvin-Anschlüssen verwendet werden, um den Effekt von Layout-Induktivitäten zu eliminieren.

RECOM hat ein Evaluierungsboard (R-REF01-HB) entwickelt, mit dem Schaltungsentwickler die verschiedenen IGBT-, SiC- und GaN-Schalttechnologien mit dem gleichen Layout und Treiber-IC vergleichen können. Lediglich die mitgelieferten DC/DC-Wandler müssen entsprechend den verwendeten Transistoren ausgewählt werden. Das Layout kann sowohl für dreibeinige als auch für vierbeinige Transistoren mit Kelvin-Kontakt verwendet werden.